CoPoS（Chip-on-Panel-on-Substrate） 是把先進封裝往 panel-level 方向推進的技術路線。相對於現在主流的 wafer-based CoWoS，CoPoS 想用更大面積的方形 / 矩形 panel 改善面積利用率與 throughput，解決 AI chip package 越做越大後的成本與產能瓶頸。
目前 CoPoS 比較像 2028-2029 的下一階段題材，而不是 2026-2027 已大規模貢獻營收的主線。TrendForce / Commercial Times 報導指向台積電 CoPoS pilot line，市場預期 volume production ramp 可能落在 2028-2029。〔W1〕
觀察重點
- CoPoS pilot line 進度與量產時間表
- Panel warpage、glass substrate、large package handling 的良率問題
- 既有 CoWoS / SoIC / InFO 產能是否先滿足 AI demand
- 哪些設備與模組供應商能從 wafer-level 轉進 panel-level
相關頁面
引用索引
- W1: TrendForce, 2026-04-13, TSMC Advances Panel-Level Packaging, CoPoS Pilot Line Reportedly Set for June Completion, 2028–29 Ramp Eyed — https://www.trendforce.com/news/2026/04/13/news-tsmc-advances-panel-level-packaging-copos-pilot-line-reportedly-set-for-june-completion-2028-29-ramp-eyed/
最後更新
2026-05-01