CoPoS(Chip-on-Panel-on-Substrate) 是把先進封裝往 panel-level 方向推進的技術路線。相對於現在主流的 wafer-based CoWoS,CoPoS 想用更大面積的方形 / 矩形 panel 改善面積利用率與 throughput,解決 AI chip package 越做越大後的成本與產能瓶頸。

目前 CoPoS 比較像 2028-2029 的下一階段題材,而不是 2026-2027 已大規模貢獻營收的主線。TrendForce / Commercial Times 報導指向台積電 CoPoS pilot line,市場預期 volume production ramp 可能落在 2028-2029。〔W1〕

6/23 群益先進封裝設備報告把 CoPoS 描述為 panel 化帶來的結構性升級:方形 panel 取代圓形 wafer,以提升面積利用率與產能效率、支援更大尺寸 AI / HPC 模組;但翹曲、應力與對位誤差會同步升高。群益也把 CoPoS 放在 2026 技術驗證與設備導入、2028-2029 量產的節奏裡。〔S1〕

同日群益推薦股報告進一步指出,台積電加速 CoPoS 開發,群創被描述為重要夥伴。這是市場交易 Innolux 的正向證據,但仍要等公司公告、台積電供應鏈或後續 report checks 交叉驗證,不能直接當量產訂單。〔S2〕

觀察重點

  • CoPoS pilot line 進度與量產時間表
  • Panel warpage、glass substrate、large package handling 的良率問題
  • TGV / Glass Core Substrate 的製程成熟度與成本
  • 既有 CoWoS / SoIC / InFO 產能是否先滿足 AI demand
  • 哪些設備與模組供應商能從 wafer-level 轉進 panel-level

相關頁面

引用索引

最後更新

2026-06-23